mdh.sePublikationer
Ändra sökning
RefereraExporteraLänk till posten
Permanent länk

Direktlänk
Referera
Referensformat
  • apa
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • Annat format
Fler format
Språk
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Annat språk
Fler språk
Utmatningsformat
  • html
  • text
  • asciidoc
  • rtf
Evaluating Vivado High-Level Synthesis on OpenCV Functions for the Zynq-7000 FPGA
Mälardalens högskola, Akademin för innovation, design och teknik.
2015 (Engelska)Självständigt arbete på avancerad nivå (masterexamen), 20 poäng / 30 hpStudentuppsats (Examensarbete)
Abstract [en]

More complex and intricate Computer Vision algorithms combined with higher resolution image streams put bigger and bigger demands on processing power. CPU clock frequencies are now pushing the limits of possible speeds, and have instead started growing in number of cores. Most Computer Vision algorithms' performance respond well to parallel solutions. Dividing the algorithm over 4-8 CPU cores can give a good speed-up, but using chips with Programmable Logic (PL) such as FPGA's can give even more.

An interesting recent addition to the FPGA family is a System on Chip (SoC) that combines a CPU and an FPGA in one chip, such as the Zynq-7000 series from Xilinx. This tight integration between the Programmable Logic and Processing System (PS) opens up for designs where C programs can use the programmable logic to accelerate selected parts of the algorithm, while still behaving like a C program.

On that subject, Xilinx has introduced a new High-Level Synthesis Tool (HLST) called Vivado HLS, which has the power to accelerate C code by synthesizing it to Hardware Description Language (HDL) code. This potentially bridges two otherwise very separate worlds; the ever popular OpenCV library and FPGAs.

This thesis will focus on evaluating Vivado HLS from Xilinx primarily with image processing in mind for potential use on GIMME-2; a system with a Zynq-7020 SoC and two high resolution image sensors, tailored for stereo vision.

Ort, förlag, år, upplaga, sidor
2015. , s. 53
Nyckelord [en]
FPGA, OpenCV, Zynq-7000, Vivado HLS, Vivado, High Level Synthesis, HLS, Computer Vision, Xilinx, System on Chip, SoC, GIMME-2, Stereo Vision, Harris
Nationell ämneskategori
Robotteknik och automation Datorseende och robotik (autonoma system) Datorteknik
Identifikatorer
URN: urn:nbn:se:mdh:diva-29591OAI: oai:DiVA.org:mdh-29591DiVA, id: diva2:873317
Presentation
2015-11-13, Gamma, Högskoleplan 1, Västerås, 13:15 (Engelska)
Handledare
Examinatorer
Tillgänglig från: 2015-11-25 Skapad: 2015-11-19 Senast uppdaterad: 2018-01-10Bibliografiskt granskad

Open Access i DiVA

EvaluatingVivadoHLS_HJohansson(3453 kB)719 nedladdningar
Filinformation
Filnamn FULLTEXT01.pdfFilstorlek 3453 kBChecksumma SHA-512
ff6d7786f3fd82289d8fd14de93dd70e77771f8aa5cd7b4566d269ad7f16fa06e323d2b69da4759a00384c03ba58531f62aeaf0a322749e6f70cea0cce1e3b34
Typ fulltextMimetyp application/pdf

Övriga länkar

http://www.idt.mdh.se/examensarbete/index.php?choice=show&lang=en&id=1803

Sök vidare i DiVA

Av författaren/redaktören
Johansson, Henrik
Av organisationen
Akademin för innovation, design och teknik
Robotteknik och automationDatorseende och robotik (autonoma system)Datorteknik

Sök vidare utanför DiVA

GoogleGoogle Scholar
Totalt: 719 nedladdningar
Antalet nedladdningar är summan av nedladdningar för alla fulltexter. Det kan inkludera t.ex tidigare versioner som nu inte längre är tillgängliga.

urn-nbn

Altmetricpoäng

urn-nbn
Totalt: 3434 träffar
RefereraExporteraLänk till posten
Permanent länk

Direktlänk
Referera
Referensformat
  • apa
  • ieee
  • modern-language-association-8th-edition
  • vancouver
  • Annat format
Fler format
Språk
  • de-DE
  • en-GB
  • en-US
  • fi-FI
  • nn-NO
  • nn-NB
  • sv-SE
  • Annat språk
Fler språk
Utmatningsformat
  • html
  • text
  • asciidoc
  • rtf